50余年來，在看似不可撼動(dòng)的摩爾定律的推動(dòng)下，工程師實(shí)現(xiàn)了每?jī)赡陮挝幻娣e內(nèi)可以容納的晶體管數(shù)量翻倍的目標(biāo)。但在行業(yè)追求邏輯密度的進(jìn)程中，熱量這個(gè)棘手的問題日益凸顯。

在當(dāng)今的中央處理器和圖形處理單元等片上系統(tǒng)（SoC）中，溫度會(huì)影響性能、功耗和能效。長期過熱會(huì)造成處理器中的關(guān)鍵信號(hào)傳輸變慢，導(dǎo)致芯片性能永久性衰退，同時(shí)還會(huì)加劇晶體管的漏電流，造成電力浪費(fèi)。反過來，功耗上升又迫使芯片執(zhí)行相同任務(wù)時(shí)消耗更多的能量，進(jìn)一步降低了能效。

問題的根源在于“登納德縮放定律”的終結(jié)。該定律指出，晶體管線性尺寸縮小時(shí)，電壓應(yīng)降低，使得單位面積的總功耗保持恒定。然而登納德縮放定律已在2005年左右終結(jié)，當(dāng)時(shí)如果不犧牲晶體管功能的完整性，任何進(jìn)一步降低電壓的操作都不可行。因此，在邏輯電路的密度繼續(xù)提高的同時(shí)，功率密度也在同步攀升，熱量便作為副產(chǎn)品不斷累積。

隨著芯片體積日益變小、功能日漸強(qiáng)大，高效散熱將成為維持其性能和使用壽命的關(guān)鍵。為了確保散熱效率，我們需要一種工具來預(yù)測(cè)新型半導(dǎo)體技術(shù)（晶體管、互連技術(shù)和邏輯單元的制造工藝）對(duì)熱量的產(chǎn)生和散發(fā)方式有何影響。筆者與比利時(shí)微電子研究中心（Imec）的同事們共同開發(fā)了一套解決方案。我們的仿真框架采用了行業(yè)標(biāo)準(zhǔn)和開源電子設(shè)計(jì)自動(dòng)化（EDA）工具，并結(jié)合了自主研發(fā)的工具套件，可快速探索半導(dǎo)體技術(shù)與使用該技術(shù)構(gòu)建的系統(tǒng)架構(gòu)之間的交互影響。

目前得出的結(jié)論毋庸置疑：隨著每個(gè)新技術(shù)節(jié)點(diǎn)的推進(jìn)，熱管理挑戰(zhàn)正持續(xù)加劇。我們必須探索新的解決方案，包括芯片和系統(tǒng)的創(chuàng)新設(shè)計(jì)方法，如果新方法還能夠應(yīng)對(duì)散熱問題的話。

在過去，片上系統(tǒng)依靠附著在封裝外殼上的散熱片配合風(fēng)冷降溫。一些數(shù)據(jù)中心已開始改用液體冷卻方案，因?yàn)橐后w吸收的熱量比氣體更多。如今，英偉達(dá)新的人工智能圖形處理單元的功耗據(jù)稱已達(dá)1000瓦，對(duì)這類最新一代高性能芯片而言，液體冷卻劑（通常是水或水基混合物）也許尚可以應(yīng)對(duì)。但面對(duì)未來更精密、更小節(jié)點(diǎn)技術(shù)的芯片，無論是風(fēng)扇還是液體冷卻劑都將力不從心。

以納米片晶體管和互補(bǔ)式場(chǎng)效應(yīng)晶體管（CFET）為例。主流芯片制造商已開始轉(zhuǎn)向納米片器件，用水平堆疊的半導(dǎo)體薄片代替現(xiàn)行鰭式場(chǎng)效應(yīng)晶體管中的鰭狀結(jié)構(gòu)。而互補(bǔ)式場(chǎng)效應(yīng)晶體管則將這種架構(gòu)推向了極致，垂直堆疊了更多薄片并將它們分割成兩個(gè)器件，在大約一個(gè)晶體管的占位面積內(nèi)容納了兩個(gè)晶體管。專家預(yù)計(jì)，半導(dǎo)體行業(yè)將在21世紀(jì)30年代引入互補(bǔ)式場(chǎng)效應(yīng)晶體管技術(shù)。

我們研究了即將推出的名為A10（指10埃，即1納米節(jié)點(diǎn)）的納米片技術(shù)以及互補(bǔ)式場(chǎng)效應(yīng)晶體管技術(shù)的A5版本。比利時(shí)微電子研究中心預(yù)測(cè)，A5會(huì)在A10問世兩代之后亮相。我們測(cè)試設(shè)計(jì)的模擬結(jié)果表明，A5節(jié)點(diǎn)的功率密度比A10節(jié)點(diǎn)高12%至15%。在工作電壓相同的情況下，這種功率密度的提升預(yù)計(jì)將導(dǎo)致溫度升高9℃。

9℃看起來不高，但在容納數(shù)十萬甚至數(shù)百萬芯片的數(shù)據(jù)中心，這一微小的溫差可能成為穩(wěn)定運(yùn)行與熱失控的分水嶺。熱失控是一種可怕的反饋循環(huán)，溫度升高會(huì)導(dǎo)致漏電功率增加，從而推升溫度，周而復(fù)始，直至安全機(jī)制強(qiáng)制關(guān)閉硬件以避免永久損傷。

研究人員正在探索基礎(chǔ)液冷和風(fēng)冷的先進(jìn)替代方案，以便幫助緩解這種極端高溫問題。例如，微流體冷卻技術(shù)使用了蝕刻在芯片內(nèi)部的微小管道，可在設(shè)備內(nèi)部循環(huán)冷卻液。其他方案包括噴射沖擊冷卻（將高速氣體或液體直接噴射至芯片表面）以及浸沒式冷卻（將整塊印刷電路板浸入冷卻液槽）。

不過，即便應(yīng)用了這些新技術(shù)，單純依賴?yán)鋮s系統(tǒng)處理余熱仍不現(xiàn)實(shí)。移動(dòng)設(shè)備尤其如此，因?yàn)樗鼈兪艿搅顺叽?、重量、電池續(xù)航和不能燙傷用戶等要求的限制。同時(shí)，數(shù)據(jù)中心則面臨另一種制約，冷卻系統(tǒng)屬于建筑級(jí)別的基礎(chǔ)設(shè)施，如果芯片的每次更新?lián)Q代都要改造散熱方案，成本將極為高昂并且會(huì)大面積中斷服務(wù)。

幸運(yùn)的是，冷卻技術(shù)并非防止芯片過熱的唯一手段。有很多系統(tǒng)級(jí)解決方案可以動(dòng)態(tài)適應(yīng)變化的熱條件，從而控制溫度。

一種方法是在芯片周圍布置熱傳感器。傳感器檢測(cè)到溫度異常上升時(shí)，會(huì)發(fā)出信號(hào)來降低工作電壓和頻率，從而減少功耗、抑制升溫。這種方案雖然能解決熱問題，但也可能明顯影響芯片性能。例如，在高溫環(huán)境下，芯片可能始終表現(xiàn)不佳，就像將智能手機(jī)遺忘在陽光下一樣。

另一種方法名為“熱力沖刺”（thermal sprinting），對(duì)多核數(shù)據(jù)中心中央處理器尤為適用。該技術(shù)的原理是讓一個(gè)內(nèi)核持續(xù)運(yùn)行直至過熱，隨后將運(yùn)算任務(wù)轉(zhuǎn)移至第二個(gè)內(nèi)核，此時(shí)第一個(gè)內(nèi)核便可冷卻。這種方案雖然能最大化單線程的性能，但在運(yùn)行必須由多個(gè)內(nèi)核協(xié)同處理的長任務(wù)時(shí)可能引發(fā)延遲。熱力沖刺還會(huì)降低芯片的整體吞吐量，因?yàn)榭傆幸徊糠謨?nèi)核需要冷卻而無法使用。

由此可見，系統(tǒng)級(jí)解決方案需要謹(jǐn)慎地平衡散熱與性能。為了有效實(shí)施這些方案，片上系統(tǒng)設(shè)計(jì)者必須全面了解芯片的功率分布情況和熱點(diǎn)區(qū)域，精準(zhǔn)確定應(yīng)在何處布置傳感器、何時(shí)觸發(fā)電壓和頻率降低，以及芯片各部分冷卻需要多長時(shí)間。然而，即使是最頂尖的芯片設(shè)計(jì)師也亟需更具創(chuàng)意的熱管理思路。

在晶圓背面開發(fā)新功能是一個(gè)前景廣闊的研究方向。雖然該策略主要致力于提升供電效率和計(jì)算性能，但或許也有助于解決一些熱量問題。

比利時(shí)微電子研究中心預(yù)測(cè)了多項(xiàng)晶圓背面技術(shù)，這些技術(shù)可讓芯片在低壓下運(yùn)行，從而減少產(chǎn)生的熱量。技術(shù)路線圖中的第一項(xiàng)技術(shù)稱為背面供電網(wǎng)絡(luò)（BSPDN），顧名思義，該技術(shù)將供電線路從芯片正面轉(zhuǎn)移至背面。所有先進(jìn)的互補(bǔ)金屬氧化物半導(dǎo)體代工廠均計(jì)劃在2026年底前采用該技術(shù)。早期測(cè)試表明，通過拉近供電單元與晶體管的距離，該技術(shù)可有效降低電阻。電阻減小意味著電壓損失減少，因此芯片能在更低的輸入電壓下運(yùn)行。電壓降低會(huì)造成功率密度下降，從而降低溫度。

在背面供電網(wǎng)絡(luò)之后，制造商可能會(huì)在晶圓背面集成高容量電容器。印刷電路板和芯片封裝中的電感所引發(fā)的大幅電壓波動(dòng)對(duì)高性能片上系統(tǒng)尤為不利。背面電容器或許有助于解決這一問題，它們與晶體管的距離更近，可更快地吸收電壓峰值和波動(dòng)。與單獨(dú)使用背面供電網(wǎng)絡(luò)時(shí)相比，這種排布方式使芯片能在更低的電壓下運(yùn)行，因而溫度也更低。

最終，芯片制造商將推出背面集成電壓調(diào)節(jié)器（IVR）電路。該技術(shù)旨在通過更精細(xì)的電壓調(diào)控進(jìn)一步降低芯片的電壓需求。以智能手機(jī)的片上系統(tǒng)為例，它們通常搭載8個(gè)以上的計(jì)算內(nèi)核，但芯片上已沒有空間來為每個(gè)內(nèi)核配置單獨(dú)的電壓調(diào)節(jié)器?，F(xiàn)有方案通常用一個(gè)芯片外部調(diào)節(jié)器同時(shí)管理4個(gè)內(nèi)核的電壓，無論這4個(gè)內(nèi)核的實(shí)際運(yùn)算負(fù)載是否相同；而集成電壓調(diào)節(jié)器則通過專門的電路對(duì)每個(gè)內(nèi)核實(shí)施獨(dú)立管理，從而提升能效，將其置于晶圓背面還可節(jié)省寶貴的正面空間。

背面供電技術(shù)對(duì)熱管理的影響目前尚不明確，需通過演示與模擬來厘清其效應(yīng)。新技術(shù)常會(huì)提高功率密度，芯片設(shè)計(jì)師必須考量其熱效應(yīng)。例如，在布置背面集成電壓調(diào)節(jié)器時(shí)，哪一種分布方式更有利于熱管理，是均勻分布，還是集中布置在內(nèi)核和緩存區(qū)等特定區(qū)域？

我們最新的研究發(fā)現(xiàn)，背面供電技術(shù)在解決原有散熱問題的同時(shí)，可能會(huì)引發(fā)新的散熱問題。原因在于實(shí)現(xiàn)背面供電網(wǎng)絡(luò)后，硅材料層將會(huì)變得非常薄。在正面設(shè)計(jì)中，硅基底的厚度可達(dá)750微米。硅的導(dǎo)熱性良好，因此這種相對(duì)較厚的硅層可以在晶體管中橫向傳導(dǎo)熱量，有助于控制熱點(diǎn)。而采用背面供電技術(shù)，則需要將硅基底減薄至約1微米，以便從背面接觸晶體管。夾在兩層導(dǎo)線與絕緣體之間的超薄硅片無法有效地將熱量傳導(dǎo)至四周。因此，異常活躍的晶體管所產(chǎn)生的熱量被困在局部區(qū)域并向散熱器方向聚集，反而會(huì)加劇熱點(diǎn)問題。

我們對(duì)80核處理器片上系統(tǒng)的模擬顯示，背面供電網(wǎng)絡(luò)可能會(huì)導(dǎo)致熱點(diǎn)的溫度升高多達(dá)14℃。雖然提高背面金屬層的密度等設(shè)計(jì)和工藝上的調(diào)整可以有所緩解，但我們?nèi)孕韪嗟膬?yōu)化策略才能徹底規(guī)避這個(gè)問題。

背面供電網(wǎng)絡(luò)是比利時(shí)微電子研究中心提出的名為互補(bǔ)金屬氧化物半導(dǎo)體2.0的硅邏輯技術(shù)新范式的重要組成部分。新的技術(shù)時(shí)代還將涌現(xiàn)先進(jìn)的晶體管架構(gòu)和專用邏輯層。雖然這些技術(shù)的主要目標(biāo)是優(yōu)化芯片性能和提高能效，但或許也能帶來熱管理優(yōu)勢(shì)，例如改進(jìn)散熱技術(shù)等。

在當(dāng)今的互補(bǔ)金屬氧化物半導(dǎo)體芯片中，遠(yuǎn)處和近處的組件均由一個(gè)晶體管驅(qū)動(dòng)，導(dǎo)致能效低下。如果有兩個(gè)驅(qū)動(dòng)層，會(huì)是什么結(jié)果？一個(gè)驅(qū)動(dòng)層專門負(fù)責(zé)長線傳輸并通過專用晶體管緩沖這些連接，另一層僅處理10微米以內(nèi)的短程連接。由于第二層的晶體管針對(duì)短連接進(jìn)行了優(yōu)化，可在更低的電壓下運(yùn)行，因此可降低功率密度。然而，具體的降幅仍有待驗(yàn)證。

可以肯定的是，解決行業(yè)熱難題需要跨學(xué)科協(xié)作。無論是熱界面材料、晶體管設(shè)計(jì)、系統(tǒng)控制方案、封裝技術(shù)還是冷卻系統(tǒng)，任何單一技術(shù)都無法解決未來芯片的熱挑戰(zhàn)。我們必須整合所有學(xué)科，借助先進(jìn)的模擬工具和分析方法，科學(xué)規(guī)劃各項(xiàng)技術(shù)的應(yīng)用比例和推進(jìn)時(shí)序。盡管互補(bǔ)金屬氧化物半導(dǎo)體2.0技術(shù)（特別是背面功能化和專用邏輯層）的熱管理前景十分可觀，我們?nèi)孕栩?yàn)證其初期預(yù)測(cè)并審慎評(píng)估其影響。以背面技術(shù)為例，我們必須精確了解它對(duì)產(chǎn)熱和散熱的影響，以及這些改變是否會(huì)在解決舊問題的同時(shí)引發(fā)更多新問題。

芯片設(shè)計(jì)師也許很容易被新興半導(dǎo)體技術(shù)吸引，希望通過后期軟件方案解決無法預(yù)見的熱問題。這種想法或許正確，但僅限于某種程度。過度依賴軟件解決方案可能對(duì)芯片性能產(chǎn)生負(fù)面影響，因?yàn)檫@類解決方案實(shí)際上并不精確。例如，為了消除一個(gè)熱點(diǎn)，可能不得不降低大片區(qū)域的性能，而這些區(qū)域原本并不會(huì)過熱。因此，協(xié)同優(yōu)化片上系統(tǒng)設(shè)計(jì)與制造片上系統(tǒng)所采用的半導(dǎo)體技術(shù)勢(shì)在必行。

值得欣慰的是，更多電子設(shè)計(jì)自動(dòng)化產(chǎn)品正在增加有關(guān)先進(jìn)熱分析的功能，包括在芯片設(shè)計(jì)的早期階段。專家們也呼吁采用名為“系統(tǒng)技術(shù)協(xié)同優(yōu)化”（STCO）的芯片開發(fā)新方法。系統(tǒng)技術(shù)協(xié)同優(yōu)化旨在打破系統(tǒng)架構(gòu)、物理設(shè)計(jì)和工藝技術(shù)間固有的壁壘，實(shí)現(xiàn)全局優(yōu)化。各領(lǐng)域的資深人士應(yīng)突破各自的舒適區(qū)，與芯片工程領(lǐng)域的其他專家協(xié)作。雖然目前并不知道要如何完美解決行業(yè)日趨嚴(yán)峻的熱挑戰(zhàn)，但我們堅(jiān)信，借助恰當(dāng)?shù)墓ぞ吆蛥f(xié)同創(chuàng)新，這一難題終將得以攻克。

來源：悅智網(wǎng)

編輯：辣條

轉(zhuǎn)載內(nèi)容僅代表作者觀點(diǎn)

不代表中科院物理所立場(chǎng)

如需轉(zhuǎn)載請(qǐng)聯(lián)系原公眾號(hào)