芯片是一種矛盾的存在。它極其聰明，能在指甲蓋大小的面積上完成數(shù)十億次運(yùn)算；但也極其脆弱：裸露的硅片薄如蟬翼，怕摔、怕熱、怕灰塵，甚至怕空氣中的水分。一顆芯片從晶圓上切割下來后，如果不加保護(hù)直接使用，大概撐不過幾分鐘。

這就是“封裝”（packaging）存在的意義。封裝主要幫芯片解決三個(gè)問題：第一是保護(hù)，給脆弱的硅片穿上一層“鎧甲”，讓它能在真實(shí)世界中存活；第二是供電與連接，芯片需要電力才能工作，也需要和外界交換數(shù)據(jù)，封裝要把電源和信號通路從電路板一路接到芯片內(nèi)部數(shù)以億計(jì)的晶體管上；第三是散熱，芯片運(yùn)算時(shí)產(chǎn)生的熱量驚人，如果散不出去，芯片會降頻甚至燒毀。

（來源：Mckinsey）

但如今，每一個(gè)問題的解決都變得越來越難。

過去幾十年，摩爾定律一直引領(lǐng)半導(dǎo)體產(chǎn)業(yè)向前。晶體管不斷縮小，同樣面積的芯片能塞進(jìn)更多計(jì)算單元，性能持續(xù)翻倍?？勺罱鼛啄?，先進(jìn)制程的研發(fā)成本呈指數(shù)級上升，臺積電 3 納米的一次流片費(fèi)用已超過數(shù)億美元；物理極限也在逼近，當(dāng)晶體管柵極寬度只有幾個(gè)原子尺寸時(shí)，量子隧穿效應(yīng)開始干擾，漏電問題幾乎無法根治。

于是，行業(yè)把目光投向了另一個(gè)方向：與其把所有功能硬塞進(jìn)一塊芯片，不如把多塊芯片用更精巧的方式組裝在一起，讓它們協(xié)同工作，仿佛一顆更大的芯片。這就是先進(jìn)封裝（Advanced Packaging）的核心思路。

臺積電的 CoWoS（晶圓級芯片堆疊封裝）和 HBM（高帶寬內(nèi)存）的堆疊封裝就是一個(gè)典型例子。英偉達(dá)每一代 AI GPU 都在用更大面積的 CoWoS 中介層，把更多 HBM 顆粒拉到 GPU 身邊，靠封裝層面的互連密度和帶寬來"喂飽"算力。

（來源：AnySilicon）

正因如此，先進(jìn)封裝在過去幾年被寄予厚望，被視為“接棒摩爾定律”的關(guān)鍵路徑，對人工智能發(fā)展至關(guān)重要。英偉達(dá)先進(jìn)技術(shù)集團(tuán)總監(jiān) Sandeep Razdan 在今年 iMAPS（國際微電子組裝與封裝學(xué)會）大會上明確表示：“今天真正驅(qū)動性能的，不再是每塊 GPU 有多少萬億次浮點(diǎn)運(yùn)算能力，而是系統(tǒng)架構(gòu)和系統(tǒng)整體性能?！?/p>

當(dāng)系統(tǒng)架構(gòu)成為性能驅(qū)動力時(shí)，封裝就不再是芯片設(shè)計(jì)完成后的“收尾工作”，而是性能方程式本身的一部分?；宓倪x擇、鍵合界面的質(zhì)量、散熱路徑的設(shè)計(jì)，甚至工藝步驟的先后順序，都會直接決定最終能做出什么樣的產(chǎn)品?？蓡栴}在于，先進(jìn)封裝自身也正在撞墻。

今年 iMAPS 大會上反復(fù)出現(xiàn)的一個(gè)關(guān)鍵詞是“翹曲”。這個(gè)看似簡單的機(jī)械問題，正成為先進(jìn)封裝的頭號難題。翹曲的本質(zhì)，是封裝內(nèi)部不同材料之間的熱膨脹系數(shù)不匹配。專家解釋，先進(jìn)封裝的堆疊結(jié)構(gòu)里同時(shí)用了好幾種聚合物，它們各自有不同的玻璃化轉(zhuǎn)變溫度，當(dāng)溫度越過其中任何一種材料的臨界點(diǎn)時(shí)，該材料的硬度會急劇下降、熱膨脹系數(shù)陡然升高，翹曲也隨之加劇。

更麻煩的是，翹曲并不是一個(gè)孤立的問題。它會傳導(dǎo)到后續(xù)的每一個(gè)工藝步驟：基板翹了，芯片就貼不平，對準(zhǔn)精度就會下降；對準(zhǔn)出了偏差，鍵合良率就掉下來；良率一掉，成本就扛不住。當(dāng)封裝尺寸還比較小的時(shí)候，翹曲勉強(qiáng)可以通過工藝調(diào)整來補(bǔ)償，但當(dāng)模組尺寸持續(xù)增大，AI 芯片的封裝面積已經(jīng)逼近光罩極限。一點(diǎn)點(diǎn)彎曲，就可能引發(fā)系統(tǒng)性的良率問題。

為了應(yīng)對翹曲，行業(yè)把目光投向了三個(gè)方向：底層基材、互連方式和空間架構(gòu)。

首先是底層基材的替換，傳統(tǒng)的有機(jī)塑料基板在高溫下極易發(fā)生熱脹冷縮，是導(dǎo)致封裝翹曲的元兇。為了應(yīng)對這一問題，行業(yè)將目光投向了玻璃。玻璃的優(yōu)勢顯而易見：絕對平整、尺寸穩(wěn)定，且熱膨脹系數(shù)與上層的硅片極其接近。有工程師指出，作為封裝載體，玻璃能將翹曲控制在遠(yuǎn)優(yōu)于有機(jī)材料的水平。

但玻璃也帶來了新問題：它是脆性材料。微裂紋、邊緣崩損、搬運(yùn)過程中的碰撞，都可能導(dǎo)致不可逆的損傷。有廠商甚至專門開發(fā)了一種擺錘沖擊測試來評估玻璃載體的邊緣韌性，因?yàn)樗麄儼l(fā)現(xiàn)傳統(tǒng)測試方法無法充分捕捉真實(shí)搬運(yùn)條件下的邊緣損傷。

如果玻璃載體需要回收重復(fù)使用，微小缺陷還會隨時(shí)間累積，在某次工藝中突然失效。也有專家提醒，玻璃面板越大，翹曲和殘余應(yīng)力越大，而且這種應(yīng)力是累積性的。換句話說，玻璃解決了一類問題，卻帶來了另一類問題。

其次是互連方式的升級，行業(yè)開始邁向混合鍵合（Hybrid Bonding）。如果說玻璃解決的是“地基”問題，混合鍵合解決的就是“通路”問題。它徹底拋棄了傳統(tǒng)的金屬凸塊焊錫，直接讓兩塊芯片表面的銅和銅在微觀尺度下熔合連接。這是目前能實(shí)現(xiàn)最高互連密度的路徑，對于渴求極致帶寬和極低延遲的 AI 芯片而言幾乎不可替代。

但這項(xiàng)技術(shù)正面臨兩頭夾擊的微妙困境。在鍵合間距大于 5 微米時(shí)，良率主要取決于環(huán)境夠不夠干凈；可一旦間距縮小到 2 至 3 微米以下，游戲規(guī)則就變了。極高的銅密度帶來了巨大的機(jī)械應(yīng)力，銅的熱膨脹與周圍介電質(zhì)層的束縛形成拉鋸，導(dǎo)致失效機(jī)制從“微塵污染”突變?yōu)椤皯?yīng)力撕裂”。

同時(shí)，它對污染的極度敏感依然存在——由于是純剛性界面對接，沒有任何有機(jī)材料提供柔性緩沖，一顆納米級灰塵就可能頂起整個(gè)界面，報(bào)廢大片晶圓。工程團(tuán)隊(duì)面對的，不再是可以集中火力攻克的單一難題，而是污染與應(yīng)力高度耦合的死結(jié)。

最后是空間架構(gòu)的翻轉(zhuǎn)：探索背面供電（Backside Power Delivery）。隨著芯片正面布線密度的飽和，工程師們開始采用“背向出線”的策略：把原本擁擠在芯片正面的電源網(wǎng)絡(luò)轉(zhuǎn)移到硅片背面，將正面空間完全留給數(shù)據(jù)信號。

但這也讓制造工藝逼近了物理操作的極限。為了把電源引出，原本堅(jiān)固的硅片需要被研磨到極薄，通常只剩 5 微米（不到頭發(fā)絲直徑的十分之一）。如此極端的減薄，對底層的臨時(shí)鍵合材料提出了嚴(yán)苛要求：鍵合膠厚度的任何微小偏差，都會直接傳導(dǎo)為硅片研磨后的厚薄不均，這對 HBM 等堆疊存儲芯片是致命的。此外，解鍵合后若清洗不徹底，殘留物又會在后續(xù)工序中化身為新的良率殺手。

可以說，先進(jìn)封裝正在變成一部“累積的機(jī)械歷史”。每一步工藝都在往系統(tǒng)里注入應(yīng)力和不確定性，每一步的誤差都在蠶食下一步的工藝窗口。用一位專家的話來講：“每一步都會引入某種應(yīng)力，你必須確保這一步產(chǎn)生的應(yīng)力不會大到讓下一步無法繼續(xù)。”

雖然目前階段，以上問題的討論主要發(fā)生在臺積電、英偉達(dá)、Amkor、ASE 這些處于技術(shù)前沿的公司之間。但對于正在全力追趕先進(jìn)封裝的中國大陸企業(yè)來說，同樣值得認(rèn)真審視。

圖 | 全球主要半導(dǎo)體封裝與測試服務(wù)商（來源：techovedas）

過去兩年，在算力需求爆發(fā)與供應(yīng)鏈自主可控的驅(qū)動下，長電科技、通富微電、盛合晶微等本土廠商正加速產(chǎn)能爬坡。然而，面對愈發(fā)收窄的試錯(cuò)窗口，追趕者面臨的挑戰(zhàn)不僅是市場開拓，更是嚴(yán)苛的技術(shù)跨越。據(jù)行業(yè)預(yù)測，全球先進(jìn)封裝市場將在未來五年突破千億美元大關(guān)，但國內(nèi)廠商在核心的 2.5D/3D 高端市場份額依然有限。

外部競爭的標(biāo)桿正在被以臺積電為首的頭部企業(yè)大幅拔高。供應(yīng)鏈最新數(shù)據(jù)顯示，臺積電預(yù)計(jì)到 2026 年底其 CoWoS 月產(chǎn)能將提升至 15 萬片晶圓當(dāng)量，僅英偉達(dá)的新一代架構(gòu)就鎖定了絕大部分份額。先進(jìn)封裝已不僅是制造的末端環(huán)節(jié)，而是真正開啟了"代工 2.0"時(shí)代。

這種快速推進(jìn)也放大了前文提到的工程系統(tǒng)性難題。當(dāng)封裝尺寸逼近極限、混合鍵合間距進(jìn)入亞微米級，國內(nèi)企業(yè)試圖快速跟進(jìn)時(shí)，直面的不再是單一互連密度的比拼，而是極度復(fù)雜的物理學(xué)與熱力學(xué)挑戰(zhàn)。

臺積電十余年沉淀的材料交互數(shù)據(jù)與熱歷史模型，構(gòu)成了其堅(jiān)實(shí)的護(hù)城河。追趕者不僅要攻克基板微裂紋、臨時(shí)鍵合殘?jiān)葐尾焦に囃袋c(diǎn)，更要在龐大的堆疊結(jié)構(gòu)中控制翹曲放大和應(yīng)力累積，避免誤差傳遞導(dǎo)致的系統(tǒng)性良率問題。

與此同時(shí)，這種技術(shù)熱潮在不同應(yīng)用場景中展現(xiàn)出明顯的分層。圍繞超大尺寸封裝和面板級加工的探索，幾乎完全由 AI 與高性能計(jì)算強(qiáng)力驅(qū)動；而在對長期可靠性要求極高的汽車電子等領(lǐng)域，傳統(tǒng)的成熟方案依然占據(jù)主導(dǎo)。這意味著國內(nèi)封測企業(yè)在路徑選擇上需要更精細(xì)的商業(yè)判斷，在有限資源下，針對不同下游市場采取差異化策略，而非盲目追逐所有前沿概念。

無論是站在前沿的拓荒者，還是奮力追擊的本土企業(yè)，最終的考驗(yàn)都在于誰能率先在材料、結(jié)構(gòu)與熱歷史的復(fù)雜博弈中，將良率穩(wěn)定在具備商業(yè)競爭力的水平上。這是一道極其艱難的系統(tǒng)集成必答題，而留給追趕者摸索工藝窗口的時(shí)間，正在飛速流逝。

1. https://semiengineering.com/advanced-packaging-limits-come-into-focus/

2.https://www.mckinsey.com/industries/semiconductors/our-insights/advanced-chip-packaging-how-manufacturers-can-play-to-win

運(yùn)營/排版：何晨龍

注：封面/首圖由 AI 輔助生成