2026 RISC-V 歐洲峰會正在意大利博洛尼亞會議中心舉行。會議期間，阿里巴巴達摩院高級技術(shù)專家張楓雪代表團隊分享了 CPU 負載計數(shù)器（Sscpuutil）架構(gòu)提案。該提案由她與寇博華共同提出，聚焦操作系統(tǒng)調(diào)度與能效優(yōu)化。

隨著 RISC-V 在終端、服務(wù)器和高性能計算等場景不斷拓展，平臺啟動、運行管理與低功耗控制等基礎(chǔ)能力的持續(xù)完善，正成為支撐其規(guī)模化落地的重要前提。玄鐵團隊在 RISC-V 平臺基礎(chǔ)能力與能效管理領(lǐng)域持續(xù)深耕，先后在 2025 年歐洲、中國及北美 RISC-V 峰會上分享了相關(guān)實踐。從基于 UEFI 打通高性能操作系統(tǒng)引導路徑，到依托 SBI 接口實現(xiàn)系統(tǒng)級待機（System Standby），再到完成 S3/S4 休眠態(tài)的商用落地并適配如意 BOOK 等終端產(chǎn)品，團隊逐步構(gòu)建起覆蓋平臺啟動、系統(tǒng)待機到低功耗運行的全棧能力體系。這不僅完善了 RISC-V 在主流計算場景下的基礎(chǔ)軟件與能效管理生態(tài)，也為后續(xù)探索更精細的動態(tài)能效優(yōu)化提供了重要支撐。

在本次歐洲峰會上，團隊進一步聚焦 DVFS 場景下的利用率估算失真問題，提出在 RISC-V 架構(gòu)中引入兩個專用的 64 位只讀硬件計數(shù)器，使操作系統(tǒng)能夠直接讀取低時延的真實負載信息，從而實現(xiàn)兼顧高性能與高能效的系統(tǒng)優(yōu)化。面向頻率感知調(diào)度與負載歸一化，ARM 和 x86 等成熟架構(gòu)已長期采用相關(guān)硬件計量能力，并在操作系統(tǒng)能效優(yōu)化中得到廣泛驗證。玄鐵此次率先在全球 RISC-V 生態(tài)中提出雙硬件計數(shù)器架構(gòu)提案，為后續(xù)在 RISC-V 平臺上沿用此類機制、補齊頻率不變性支持能力提供了新的架構(gòu)思路與探索方向。

阿里巴巴達摩院高級技術(shù)專家張楓雪在 2026 RISC-V 歐洲峰會 Tech Talk 環(huán)節(jié)介紹狀態(tài)敏感計數(shù)器的設(shè)計思路與應(yīng)用價值。

提案概要

隨著 RISC-V 在服務(wù)器、終端和高性能計算等場景持續(xù)落地，操作系統(tǒng)調(diào)度器對 CPU 實際計算能力的感知越來越重要?，F(xiàn)有通用計量方式難以準確反映動態(tài)頻率變化下的真實負載，容易導致 Linux 內(nèi)核 PELT（每個實體負載跟蹤）算法中的利用率指標失真，影響任務(wù)放置、頻率選擇和整體能效表現(xiàn)。

為解決這一問題，玄鐵提出引入CPU 負載計數(shù)器（Sscpuutil）架構(gòu)方案。該方案由兩個專用的 64 位只讀硬件計數(shù)器構(gòu)成，其中 mcorecyc 記錄 CPU 活躍狀態(tài)下的實際物理周期，macttime 在固定參考頻率下記錄活躍時間，兩者在 CPU 空閑時自動暫停。通過區(qū)分“實際運行周期”與“參考時間”兩個維度，操作系統(tǒng)在 supervisor 模式下通過純寄存器讀取，即低延時、無 trp 地計算出實時運行頻率與歸一化利用率，填補了 RISC-V 架構(gòu)在 PELT 頻率不變性（FIE）支持上的空白。

基于 8 核玄鐵 C950 處理器的實硅測試表明，在運行混合負載時，其使頻率不變性（FIE）調(diào)度更精準，實現(xiàn)約 63% 的系統(tǒng)能耗降低，且性能損耗低于 1%。憑借極小的硬件開銷與零內(nèi)核接口變更，整套設(shè)計實現(xiàn)了高效、兼容的系統(tǒng)能效優(yōu)化。

歡迎預(yù)約峰會專題系列直播《Agentic AI 與下一代智算設(shè)計范式：趨勢、實踐與玄鐵洞見分享》，玄鐵團隊將與您分享來自 2026 RISC-V 歐洲峰會的一線技術(shù)觀察與實踐。