近幾天，華為韜定律刷屏全網(wǎng)，官媒關(guān)注、資本市場熱捧，甚至有人聲稱它能解決中國芯片卡脖子問題，甚至反向拿捏歐美科技優(yōu)勢。

這股熱潮背后，究竟有多少實(shí)錘？今天咱們就把這件事講透。

芯片行業(yè)曾經(jīng)奉為圭臬的摩爾定律，起源于 1965 年英特爾聯(lián)合創(chuàng)始人戈登?摩爾的提出：單位面積上的晶體管數(shù)量每年翻一番，后續(xù)又調(diào)整為每兩年翻一番，最終確定為 18 個(gè)月翻一倍。

芯片算力、速度的提升，本質(zhì)就是單位面積晶體管數(shù)量的增長，廠商競賽也圍繞縮小晶體管尺寸展開。但晶體管作為實(shí)體，不可能無限縮小。

一根頭發(fā)絲直徑約 10 萬納米，現(xiàn)在量產(chǎn)的芯片制程已經(jīng)到 3 納米，繼續(xù)壓縮的代價(jià)極高：一條 3 納米產(chǎn)線總投資超 1400 億元人民幣，相當(dāng)于很多地級市全年 GDP。

如果推進(jìn)到 2 納米，成本還會翻倍，但性能僅能提升 10% 到 15%，投入產(chǎn)出比持續(xù)走低。更致命的是物理極限：當(dāng)尺寸繼續(xù)縮小，會出現(xiàn)量子隧穿效應(yīng)，電子不再受控制，芯片直接失靈。

面對摩爾定律的瓶頸，華為提出的韜定律換了個(gè)思路。

如果把硅片比作地皮，傳統(tǒng)廠商一直在平面上建平房，靠壓縮房屋面積提升密度，越壓越擁擠。

華為則把平房改成復(fù)式樓、小高層，充分利用垂直空間。同時(shí)優(yōu)化連接路線，讓晶體管之間的協(xié)作更順暢，不再局限于單純壓縮晶體管尺寸，而是從連接效率、傳輸速度、系統(tǒng)協(xié)同多個(gè)維度，全面提升芯片整體性能。

很多技術(shù)愛好者會發(fā)現(xiàn)，此前臺積電、三星已經(jīng)在做 3D 堆疊技術(shù)，甚至三星近期還推出了 900 層 3D 閃存原型。但華為韜定律的優(yōu)勢在于，它從芯片設(shè)計(jì)源頭打破平面限制，直接實(shí)現(xiàn)垂直整合。

在相同制程下，華為應(yīng)用韜定律可讓晶體管密度提升 55%，能效提升 41%，到 2031 年可等效 1.4 納米制程水平，遠(yuǎn)超常規(guī) 3D 堆疊技術(shù)。

更關(guān)鍵的是，華為擁有全產(chǎn)業(yè)鏈布局能力，可以適配全鏈路的集成優(yōu)化，這也是其他廠商難以復(fù)制的優(yōu)勢。

過去六年，華為依托這套思路已經(jīng)量產(chǎn) 381 款芯片，覆蓋智能汽車、AI 等多個(gè)領(lǐng)域，落地穩(wěn)定性得到驗(yàn)證。

很多人把韜定律吹成替代摩爾定律的 “救命稻草”，甚至認(rèn)為能讓中國芯片反向卡歐美脖子，這其實(shí)是夸大其詞?？陀^來說，韜定律本質(zhì)不是科學(xué)定律，而是一種創(chuàng)新思維。

定律需要給出明確的可復(fù)制規(guī)律，但韜定律只是一套設(shè)計(jì)思路，英偉達(dá)、三星等廠商同樣可以落地。

從工具鏈來看，韜定律不需要 3 納米等先進(jìn)制程，國內(nèi)可以暫時(shí)擺脫光刻機(jī)束縛，但擁有先進(jìn)光刻機(jī)的海外廠商，依然能憑借設(shè)備優(yōu)勢做得更好。

近期韜定律走紅期間，海外芯片設(shè)計(jì)、代工企業(yè)股價(jià)并未下跌，反而該漲就漲，說明全球科技競爭格局不會被單一技術(shù)改變。中國芯片破局，從來不是靠某一項(xiàng)技術(shù)單打獨(dú)斗，而是需要全行業(yè)協(xié)同構(gòu)建完整生態(tài)。

韜定律提供了換道超車的新思路，但最終還是要靠科研人員、產(chǎn)業(yè)從業(yè)者的持續(xù)投入。