我們正站在摩爾定律的十字路口。

半個多世紀(jì)以來，摩爾定律的鐵律像神諭一樣指引著科技進步的方向。它告訴我們：只要把晶體管做得更小，我們就能獲得更強的算力、更便宜的芯片和更智能的設(shè)備。

然而，就在 2026 年 5 月 25 日，上海國際電路系統(tǒng)研討會 (ISCAS) 的講臺上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波平靜地宣布："芯片行業(yè)單純的 ' 幾何時代 ' 已經(jīng)結(jié)束。"

隨之而來的，是一個全新的名字 ——韜 (τ) 定律。

這不是又一個嘩眾取寵的科技概念，而是中國企業(yè)首次在全球半導(dǎo)體領(lǐng)域提出的系統(tǒng)性產(chǎn)業(yè)發(fā)展指導(dǎo)原則。它用一個簡單的希臘字母 τ，為陷入物理與成本雙重絕境的半導(dǎo)體產(chǎn)業(yè)，打開了一扇通往未來的大門。

摩爾定律的黃昏

要理解韜定律的偉大，我們必須先致敬摩爾定律的輝煌。

1965 年，英特爾聯(lián)合創(chuàng)始人戈登?摩爾在一本不起眼的電子雜志上發(fā)表了一篇只有三頁紙的文章。他大膽預(yù)言："集成電路上可容納的晶體管數(shù)目，大約每經(jīng)過 18 到 24 個月便會增加一倍，性能也隨之提升一倍。"

這個看似隨意的推斷，后來被命名為 "摩爾定律"。在接下來的 61 年里，它像一條隱形的鐵軌，帶著全球半導(dǎo)體產(chǎn)業(yè)一路狂奔。

從 1971 年英特爾 4004 處理器的 2300 個晶體管，到 2025 年蘋果 M4 芯片的 280 億個晶體管，人類在指甲蓋大小的硅片上，創(chuàng)造了超越想象的奇跡。我們的手機比當(dāng)年把人類送上月球的阿波羅 11 號飛船的計算能力還要強數(shù)百萬倍。

然而，任何物理定律都有其邊界。當(dāng)晶體管縮小到 3 納米時，我們遇到了一個無法逾越的障礙 ——原子本身。

3 納米制程的晶體管柵極長度，大約只有 12 個硅原子的寬度。這是什么概念？如果把一個硅原子放大到乒乓球大小，那么這個晶體管就相當(dāng)于一張餐桌那么大。

在這個尺度上，詭異的量子效應(yīng)開始顯現(xiàn)。電子不再乖乖地待在我們希望它待的地方，而是會通過 "量子隧穿效應(yīng)"，像幽靈一樣穿過本該絕緣的氧化層，導(dǎo)致晶體管漏電、發(fā)熱，甚至無法可靠開關(guān)。

這就好比你建了一堵墻，想把水擋在一邊，但水分子卻能直接穿墻而過。無論你把墻建得多高多厚，都無濟于事。

比物理極限更可怕的，是經(jīng)濟極限。

制造一顆先進制程芯片的成本正在呈指數(shù)級增長。一座 3 納米晶圓廠的投資高達 200 億美元，相當(dāng)于建造 60 座鳥巢。單顆 3 納米芯片的設(shè)計成本超過 10 億美元，只有蘋果、高通、英偉達這樣的巨頭才能負(fù)擔(dān)得起。

更諷刺的是，當(dāng)制程推進到 2 納米以下時，單個晶體管的成本竟然開始上升了。這意味著，摩爾定律最核心的經(jīng)濟基礎(chǔ) ——"每一代晶體管都更便宜"—— 已經(jīng)徹底崩塌。

然而，就在摩爾定律步履蹣跚的同時，人類對算力的需求卻在呈指數(shù)級爆炸。

AI 大模型的訓(xùn)練成本每 3 個月就翻一番，消耗數(shù)億美元的算力也就是個把月的事，而有消息指出，下一代大模型的訓(xùn)練成本可能要超過 50 億美元。自動駕駛、基因工程、6G 通信…… 這些新興技術(shù)對算力的需求，就像一個永遠填不滿的算力汪洋。

一邊是供給側(cè)的 "摩爾定律失效"，一邊是需求側(cè)的 "算力饑渴癥"。這道巨大的剪刀差，正在成為制約數(shù)字經(jīng)濟發(fā)展的最大瓶頸。

全球半導(dǎo)體產(chǎn)業(yè)陷入了前所未有的迷茫：未來的路，到底該怎么走？

韜定律，換個維度看芯片

就在全世界都在為如何把晶體管再縮小 1 納米而絞盡腦汁時，華為卻選擇了一條完全不同的道路。

2020 年，當(dāng)華為無法再獲得先進制程芯片時，一個尖銳的問題擺在了何庭波和她的團隊面前：在制程固定的情況下，如何在單個芯片上持續(xù)實現(xiàn)一代又一代的性能提升？

整整六年時間，華為投入了數(shù)千名頂尖工程師，進行了無數(shù)次實驗和失敗。最終，他們找到了答案 ——時間。

2026 年 5 月 25 日，何庭波在 ISCAS 2026 大會上正式發(fā)表了 "韜 (τ) 定律"。

"韜" 是希臘字母 τ(tau) 的音譯。在電路理論中，τ 代表時間常數(shù)，公式是 τ= 電阻 R× 電容 C。它描述的是信號從一種狀態(tài)切換到另一種狀態(tài)所需的基礎(chǔ)耗時。

同時，"韜" 也取 "謀略、藏鋒" 之意，體現(xiàn)了中國傳統(tǒng)文化中 "以柔克剛"、"厚積薄發(fā)" 的智慧。

韜定律的核心思想簡單而深刻：以 "時間縮微 (Time Scaling)" 替代 "幾何縮微"。

過去，我們追求的是 "把晶體管做得更小"；現(xiàn)在，我們追求的是 "讓信號傳得更快"。

過去，我們用 "晶體管面積" 來衡量技術(shù)進步；現(xiàn)在，我們用 "時間常數(shù) τ" 來衡量技術(shù)進步。

這是一個范式級的轉(zhuǎn)變。就像當(dāng)年哥白尼用 "日心說" 取代 "地心說" 一樣，華為用 "時間" 這個全新的維度，重新定義了半導(dǎo)體產(chǎn)業(yè)的發(fā)展方向。

如果說韜定律是一張通往未來的地圖，那么邏輯折疊 (Logic Folding)技術(shù)就是那張地圖上最關(guān)鍵的路標(biāo)。

要理解邏輯折疊，我們先來看一個生活中的例子。

想象一下，你住在一個只有一層樓的城市里。所有的房子、道路、商店都平鋪在地面上。隨著城市人口增加，道路變得越來越長，交通越來越擁堵。從城市東邊到西邊，可能需要幾個小時的車程。

傳統(tǒng)的芯片設(shè)計，就像這個單層城市。晶體管和電路像攤大餅一樣排列在硅片的二維平面上。隨著芯片規(guī)模擴大，信號傳輸?shù)穆窂阶兊迷絹碓介L，導(dǎo)致延遲增加、功耗上升。

摩爾定律的解決方案是：把房子建得更小，這樣就能在同樣的面積里放下更多房子。但當(dāng)房子小到只有幾個原子大小時，就再也建不小了。

而邏輯折疊的解決方案是：把城市從一層變成兩層、三層甚至更多層。

我們把原本平鋪在地面上的電路，"折疊" 起來，垂直堆疊在一起。這樣一來，那些原本隔得很遠的關(guān)鍵模塊，在物理距離上就變得很近了。信號不需要再繞遠路，而是可以直接 "上下樓"，傳輸時間大幅縮短。

這就好比在城市里修建立體交通系統(tǒng) —— 高架橋、地鐵、電梯。雖然城市的占地面積沒有變大，但交通效率卻提升了好幾倍。

麒麟 2026：邏輯折疊的首次量產(chǎn)驗證

理論聽起來很美好，但要把它變成現(xiàn)實，卻面臨著難以想象的技術(shù)挑戰(zhàn)。

如何在兩層硅片之間實現(xiàn)數(shù)十億個高密度的連接？如何保證上下層電路的精確對準(zhǔn)？如何解決散熱和供電問題？這些都是困擾全球半導(dǎo)體界多年的難題。

華為用六年時間，攻克了所有這些技術(shù)難關(guān)。今年秋季即將發(fā)布的麒麟 2026 芯片，將是全球首款量產(chǎn)應(yīng)用邏輯折疊技術(shù)的手機芯片。

讓我們來看一組震撼的數(shù)據(jù)：晶體管密度提升 53.5%；性能核心能效提升 41%；峰值頻率提升 12.7%；關(guān)鍵路徑走線長度縮短 55%；時鐘緩沖器數(shù)量減少 50% 以上。

更重要的是，所有這些提升，都是在相同的成熟制程上實現(xiàn)的，沒有依賴任何更先進的光刻工藝。

這就好比，別人都在拼命把房子建得更小，而華為卻在同樣大小的土地上，蓋起了一棟摩天大樓。

邏輯折疊的未來

麒麟 2026 中使用的邏輯折疊技術(shù)，其實還只是一個非常保守的版本。

根據(jù)何庭波的論文透露，麒麟 2026 采用的是雙層自由邏輯架構(gòu)，混合鍵合間距為 1.5μm，而且折疊只針對關(guān)鍵路徑選擇性應(yīng)用，而不是在整個設(shè)計中全面應(yīng)用。

未來，邏輯折疊技術(shù)還有巨大的發(fā)展空間，混合鍵合間距將從 1.5μm 縮小到 0.5μm 以下，從雙層折疊發(fā)展到三層、四層甚至更多層折疊，從選擇性折疊發(fā)展到全芯片折疊，從數(shù)字電路折疊擴展到模擬電路和存儲電路折疊。

華為預(yù)計，到2031 年，基于韜定律的高端芯片晶體管密度將達到1.4 納米制程的同等水平。到2035 年，AI 系統(tǒng)硬件集成度預(yù)計將提升超過 100 倍。

不止于芯片

韜定律的偉大之處，不僅在于它提出了邏輯折疊這樣的突破性技術(shù)，更在于它建立了一個貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。

它不再把 "時間" 看作是一個被動的結(jié)果，而是把它作為一個主動的優(yōu)化目標(biāo)，覆蓋從單個開關(guān)晶體管到數(shù)據(jù)中心工作負(fù)載、跨越十二個數(shù)量級的整個計算體系。

在最底層的器件層面，華為通過優(yōu)化晶體管和互連的電阻及寄生電容，從物理根源上降低時間常數(shù) τ。

傳統(tǒng)上，我們只關(guān)注晶體管的開關(guān)速度，卻忽略了互連線上的延遲。事實上，在先進制程芯片中，互連線延遲已經(jīng)占到了總延遲的 70% 以上。

華為通過采用新型低電阻材料、優(yōu)化互連結(jié)構(gòu)、減少寄生電容等技術(shù)，大幅降低了互連線的時間常數(shù)。

如前所述，邏輯折疊技術(shù)通過將平面電路垂直堆疊，大幅縮短了關(guān)鍵路徑的走線長度，降低了信號傳播的電阻和電容負(fù)載。

這不僅提升了晶體管密度和電路性能，還顯著降低了功耗。因為信號傳輸?shù)木嚯x越短，能量損耗就越少。

在芯片層面，華為提出了 "軟件、架構(gòu)、芯片" 全棧協(xié)同設(shè)計的理念。

傳統(tǒng)的芯片設(shè)計是 "硬件歸硬件，軟件歸軟件"。硬件工程師設(shè)計出通用的芯片，軟件工程師再在上面編寫程序。這種模式導(dǎo)致了大量的計算資源浪費。

而華為的做法是：基于實際工作負(fù)載，從軟件需求出發(fā)，反向定義芯片架構(gòu)。通過指令流和數(shù)據(jù)流的細粒度控制，提高系統(tǒng)級并行度和效率，大幅降低端到端執(zhí)行時間。

在最高的系統(tǒng)層面，華為定義了靈衢總線，重構(gòu)了計算系統(tǒng)的互聯(lián)協(xié)議。

傳統(tǒng)的數(shù)據(jù)中心中，CPU、GPU、內(nèi)存、存儲之間通過不同的總線連接，數(shù)據(jù)需要在不同的協(xié)議之間轉(zhuǎn)換，導(dǎo)致大量的延遲和帶寬浪費。

靈衢總線實現(xiàn)了超節(jié)點的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義。這意味著，任何計算單元都可以直接訪問任何內(nèi)存位置，就像訪問自己的本地內(nèi)存一樣。數(shù)據(jù)搬運的時延降低了一個數(shù)量級以上。

中國半導(dǎo)體產(chǎn)業(yè)換道超車

總而言之，韜定律的提出，不僅僅是一個技術(shù)突破，更是一個具有深遠歷史意義的事件。它標(biāo)志著中國半導(dǎo)體產(chǎn)業(yè)實現(xiàn)了從技術(shù)跟隨到規(guī)則定義的跨越。

長期以來，中國半導(dǎo)體產(chǎn)業(yè)一直受制于國外的先進光刻技術(shù)。EUV 光刻機被荷蘭 ASML 公司壟斷，成為制約中國芯片發(fā)展的最大瓶頸。

韜定律的偉大之處在于，它不完全依賴先進光刻工藝，就能實現(xiàn)芯片性能的持續(xù)提升。這為中國半導(dǎo)體產(chǎn)業(yè)開辟了一條自主可控的發(fā)展道路。

在成熟制程基礎(chǔ)上，通過架構(gòu)創(chuàng)新和系統(tǒng)優(yōu)化，我們同樣能夠制造出具有國際競爭力的高端芯片，徹底打破了 "只有 EUV 極紫外線光刻機才能制造高端芯片" 的行業(yè)神話。

傳統(tǒng)的摩爾定律路徑，導(dǎo)致高端芯片技術(shù)被少數(shù)幾家巨頭壟斷。只有最有錢的公司才能負(fù)擔(dān)得起先進制程的研發(fā)和制造費用。

而韜定律基于成熟制程，產(chǎn)線全球分布廣泛，技術(shù)門檻相對較低。這意味著，更多的國家和企業(yè)能夠參與到高端芯片的研發(fā)和制造中來。

半導(dǎo)體產(chǎn)業(yè)將從 "少數(shù)人的游戲" 變成 "所有人的盛宴"。高端芯片技術(shù)將不再是少數(shù)國家的專利，而是能夠惠及全人類的普惠技術(shù)。

摩爾定律的發(fā)展路徑是不可持續(xù)的。它需要越來越復(fù)雜的制造工藝、越來越昂貴的設(shè)備、越來越多的能源消耗。

而韜定律的發(fā)展路徑是可持續(xù)的。它通過更聰明的設(shè)計、更高效的系統(tǒng)，來實現(xiàn)性能的提升。它不需要不斷地向物理極限發(fā)起沖擊，而是在現(xiàn)有技術(shù)基礎(chǔ)上，不斷挖掘潛力。

這不僅降低了半導(dǎo)體產(chǎn)業(yè)的成本和能耗，也為產(chǎn)業(yè)的長期健康發(fā)展奠定了基礎(chǔ)。

時間的力量

61 年前，戈登?摩爾用一個簡單的公式，開啟了人類的數(shù)字時代。

今天，何庭波用一個簡單的希臘字母 τ，為這個時代指明了新的方向。

我們曾經(jīng)以為，空間是唯一的維度。我們拼命地把晶體管做得更小，把更多的晶體管塞進更小的空間里。

但華為告訴我們：時間，才是更有潛力的維度。通過壓縮時間，我們同樣能夠獲得無限的可能。

這不僅僅是半導(dǎo)體產(chǎn)業(yè)的革命，更是一種思維方式的革命。

在這個充滿不確定性的時代，我們總會遇到各種各樣的 "墻"。有時候，我們不需要拼命地去撞墻，而是可以繞過去，或者，換個維度，從墻的上面走過去。

這，就是時間的力量。這，就是中國智慧的力量。