北京
識(shí)礁Farsight 5月25日消息，今日舉辦的國(guó)際電路與系統(tǒng)研討會(huì)（ISCAS 2026）上，華為董事、科學(xué)家委員會(huì)主任、ITMT主任、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表主題演講，曝光了華為麒麟2026（暫命名）芯片的亮點(diǎn)。
現(xiàn)場(chǎng)PPT顯示，麒麟2026采用邏輯折疊技術(shù)，晶體管密度提升53.5％，達(dá)238MTr/mm2，P核能效比提升41％，峰值頻率提升12.7％，約為3.1GHz。隨著頻率和晶體管穩(wěn)步升級(jí)，預(yù)計(jì)2031年，麒麟芯片的晶體管密度將達(dá)400+MTr/mm2，主頻高達(dá)5.0GHz。
何庭波透露，今年秋季，華為將發(fā)布新的麒麟手機(jī)芯片，采用邏輯折疊技術(shù)，大幅提升相關(guān)性能。華為官方信息顯示，麒麟9030 Pro的頻率為2.75GHz，提升12.7%，恰好是3.1GHz。由此來(lái)看，麒麟2026大概率是麒麟9030 Pro的迭代芯片，或?qū)⒚麨轺梓?040 Pro，于今年秋季問(wèn)世。
據(jù)了解，何庭波在演講中發(fā)表了“韜（τ）定律”。這是中國(guó)企業(yè)在全球半導(dǎo)體領(lǐng)域首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。過(guò)去六年，華為已基于該定律成功設(shè)計(jì)并量產(chǎn)了381款芯片。
官方資料顯示，“韜定律”用“時(shí)間縮微”替代“幾何縮微”，以系統(tǒng)性降低時(shí)間常數(shù)（韜τ）為目標(biāo)，通過(guò)邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度，進(jìn)而實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)?！绊w定律”構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。預(yù)計(jì)2031年，基于該定律的高端芯片晶體管密度將達(dá)1.4nm制程的同等水平。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
