《科創(chuàng)板日?qǐng)?bào)》6月18日訊（編輯 宋子喬） 當(dāng)?shù)貢r(shí)間6月16日，韓國(guó)科學(xué)技術(shù)院（KAIST）研究團(tuán)隊(duì)宣布開(kāi)發(fā)出一種超高效液冷技術(shù)，將室溫水直接注入芯片內(nèi)部的級(jí)細(xì)管道來(lái)降溫，其冷卻性能指數(shù)達(dá)此前紀(jì)錄的10倍。研究成果于6月15日發(fā)表在國(guó)際學(xué)術(shù)期刊《能源轉(zhuǎn)換與管理》上。

韓國(guó)科學(xué)技術(shù)院研究團(tuán)隊(duì) 上排：機(jī)械工程系金成鎮(zhèn)教授和李益鎮(zhèn)教授 下排：李永鎮(zhèn)博士（論文一作）、博士生李韓率和博士生黃哲鉉

隨著AI硬件不斷往高密度集成方向發(fā)展，設(shè)備運(yùn)轉(zhuǎn)產(chǎn)生的熱量也急劇增加，傳統(tǒng)的空氣冷卻和外部冷卻板方法正逼近它們的物理極限。

為了解決這些技術(shù)瓶頸，該團(tuán)隊(duì)專注于將冷卻劑直接注入芯片的液冷方法，研發(fā)出一種可直接嵌入硅芯片內(nèi)部的3D流形多路微通道冷卻結(jié)構(gòu)。它利用多個(gè)戰(zhàn)略性的入口和出口點(diǎn)來(lái)模擬高效的物流網(wǎng)絡(luò)，即使在超過(guò)2000瓦/平方厘米的極端發(fā)熱條件下，該設(shè)計(jì)也能讓芯片溫度保持在100℃以下。

研究團(tuán)隊(duì)表示，其關(guān)鍵在于將歧管（冷卻水分配結(jié)構(gòu)）和微通道（比頭發(fā)絲還細(xì)的流道）相結(jié)合的設(shè)計(jì)，以確保冷卻水均勻分配到所有通道。這種分散式設(shè)計(jì)旨在縮短流體的流動(dòng)距離，從而降低了流動(dòng)阻力和泵送壓力。冷卻液在每個(gè)通道內(nèi)只需流動(dòng)極短的距離，流動(dòng)阻力驟降，所需泵送壓力隨之大幅減小。同時(shí)，冷卻液在整塊芯片上的供給更為均勻，有助于維持高度一致的溫度分布。

為了實(shí)現(xiàn)這一目標(biāo)，他們采用了一種多精度優(yōu)化框架，將快速探索的一維模型與精確的三維計(jì)算流體動(dòng)力學(xué)（CFD）模擬相結(jié)合，從而同時(shí)優(yōu)化冷卻性能、壓力損失和溫度均勻性。

測(cè)試結(jié)果顯示，在相同的升溫條件下，該冷卻系統(tǒng)的性能系數(shù)（COP）達(dá)到16000，約是2020年《自然》雜志報(bào)道的此前結(jié)果（約10000）的10倍。這意味著達(dá)到相同散熱量所需的泵功率降低至現(xiàn)有技術(shù)的十分之一左右。

基于實(shí)驗(yàn)裝置（5mm × 5mm 測(cè)試芯片）的性能測(cè)試結(jié)果，研究團(tuán)隊(duì)表示，當(dāng)將該系統(tǒng)應(yīng)用于大型AI半導(dǎo)體（最大 7.5cm × 7.5cm）和數(shù)據(jù)中心冷板時(shí)，冷卻性能相比現(xiàn)有方法能提升 30% 以上。他們還預(yù)測(cè)，該方法可推廣應(yīng)用于高性能計(jì)算 (HPC)、3D 堆疊半導(dǎo)體、功率半導(dǎo)體和國(guó)防電子設(shè)備等會(huì)產(chǎn)生大量熱量的電子設(shè)備。

更關(guān)鍵的是，該技術(shù)不僅大幅提升了制冷性能，其重要意義在于降本——整套方案無(wú)需相變制冷、納米表面改性等復(fù)雜工藝，也不依賴金剛石等高價(jià)特種散熱材料，僅以普通常溫清水作為冷卻介質(zhì)，將大幅降低搭建與運(yùn)維成本。

另外，該裝置可采用與CMOS工藝兼容的制造工藝，與傳統(tǒng)半導(dǎo)體制造流程完全兼容，意味著可在現(xiàn)有芯片代工廠直接落地，無(wú)需額外設(shè)備即可輕松應(yīng)用于現(xiàn)有的半導(dǎo)體生產(chǎn)線。